DIYPlus
http://www.diyplus.net/phpBB3/

銣原子鐘和CDPRO2的第四次接觸(安全措施)
http://www.diyplus.net/phpBB3/viewtopic.php?f=36&t=1779
1 頁 (共 1 頁)

發表人:  csw [ 週四 4月 28, 2011 12:36 am ]
文章主題 :  銣原子鐘和CDPRO2的第四次接觸(安全措施)

銣原子鐘和CDPRO2的第四次接觸(連動安全措施)

銣鐘開啟後,內部需要運作五秒鐘才會開始送出第一個時鐘訊號

所以連接到後面的裝置時,請務必要遵守先開銣鐘,等待至少五秒,然後再開後面的CDP等機器

當然,手動控制最原始但難保哪天忘記會出錯,造成後面光碟模組的意外

所以利用原有的無段開關控制電路加上一點變化,做出這次的連動安全措施

▼無段開關控制電路旁邊空的那塊是這次的主角....
這邊沒有裝的這顆Relay他的動作是.....當第一顆relay上電後,這顆會延遲10-15秒後才會上電,藉此用來後級緩開機用的....
今天我們要用這顆relay控制後面的CDP開機
圖檔

▼機殼要改裝一下....原有的機殼屁股
圖檔

▼這是擴孔錐
圖檔

▼伸進去,轉一轉...轉一圈孔大概就可以變大0.5mm.....用毅力克服吧...
圖檔

▼擴孔完成....
圖檔

▼把2pin電源端子鎖上去
圖檔

▼這張圖可以看得出來....改裝很簡單...只要把relay的線圈電源接出來就可以了...
圖檔

▼線圈的12V接出來到後面的開關......外接到後面的CDP
圖檔

後面的改裝還沒有完成....

不過先說明一下剩下的工作....把這個慢10秒啟動的電源,接到後面的CDP裡....然後在CDP的總電源上串上一顆relay即可

這樣就可以做到....銣鐘上電10秒後...CDP電源才可以接通....另一方面,當銣鐘電源關閉時,CDP那邊的電源也會瞬間連動一起關掉

達成保護和連動開關機的效果喔!!!

發表人:  gu1978 [ 週四 8月 11, 2011 5:07 pm ]
文章主題 :  Re: 銣原子鐘和CDPRO2的第四次接觸(安全措施)

csw 寫:
銣原子鐘和CDPRO2的第四次接觸(連動安全措施)

銣鐘開啟後,內部需要運作五秒鐘才會開始送出第一個時鐘訊號

所以連接到後面的裝置時,請務必要遵守先開銣鐘,等待至少五秒,然後再開後面的CDP等機器

當然,手動控制最原始但難保哪天忘記會出錯,造成後面光碟模組的意外

所以利用原有的無段開關控制電路加上一點變化,做出這次的連動安全措施

▼無段開關控制電路旁邊空的那塊是這次的主角....
這邊沒有裝的這顆Relay他的動作是.....當第一顆relay上電後,這顆會延遲10-15秒後才會上電,藉此用來後級緩開機用的....
今天我們要用這顆relay控制後面的CDP開機
圖檔

▼機殼要改裝一下....原有的機殼屁股
圖檔

▼這是擴孔錐
圖檔

▼伸進去,轉一轉...轉一圈孔大概就可以變大0.5mm.....用毅力克服吧...
圖檔

▼擴孔完成....
圖檔

▼把2pin電源端子鎖上去
圖檔

▼這張圖可以看得出來....改裝很簡單...只要把relay的線圈電源接出來就可以了...
圖檔

▼線圈的12V接出來到後面的開關......外接到後面的CDP
圖檔

後面的改裝還沒有完成....

不過先說明一下剩下的工作....把這個慢10秒啟動的電源,接到後面的CDP裡....然後在CDP的總電源上串上一顆relay即可

這樣就可以做到....銣鐘上電10秒後...CDP電源才可以接通....另一方面,當銣鐘電源關閉時,CDP那邊的電源也會瞬間連動一起關掉

達成保護和連動開關機的效果喔!!!



dsp时钟输入与输出存在时基延时。再与同轴信号同步,抖动就大很多了,应该去掉您的数字输出板上的那个74VHC74这个IC。效果会更好一些。

發表人:  csw [ 週四 8月 11, 2011 8:32 pm ]
文章主題 :  Re: 銣原子鐘和CDPRO2的第四次接觸(安全措施)

gu1978 寫:

dsp时钟输入与输出存在时基延时。再与同轴信号同步,抖动就大很多了,应该去掉您的数字输出板上的那个74VHC74这个IC。效果会更好一些。


不太懂您的意思耶...會不會連接方式有誤會??因為我的銣時鐘信號是送給CDPRO2喔 至於數位輸出板是吃I2S訊號!!

發表人:  gu1978 [ 週五 8月 12, 2011 10:54 pm ]
文章主題 :  Re: 銣原子鐘和CDPRO2的第四次接觸(安全措施)

csw 寫:
gu1978 寫:

dsp时钟输入与输出存在时基延时。再与同轴信号同步,抖动就大很多了,应该去掉您的数字输出板上的那个74VHC74这个IC。效果会更好一些。


不太懂您的意思耶...會不會連接方式有誤會??因為我的銣時鐘信號是送給CDPRO2喔 至於數位輸出板是吃I2S訊號!!


那我说明白一些吧。
有两种 reclock
第一种 是从您的数字输出板上,装有16.9344的晶振,然后输出16.9344MHZ的频率,这个频率分两路,一路分频成8.46给CDPRO2伺服板上的DSP,DSP再做PLL锁相环,升频到16.9344输出(当然这种方式,您不再需要这个升了频的16.9344),而是直接从您的数字输出板上的晶振输出的16.9344MHZ。这样从CDPRO2伺服板输出I2S信号和16.9344主时钟到DIT4192,由DIT4192输出同轴信号,再有同轴信号与数字输出板上输出16.9344时钟信号一起扔到一个寄存器(74VHC74)上让他混合判断。来修正时基误差。然后输出到74AHCU04D缓冲,最后同轴信号。这种才是真正的RECLOCK。
第二种 方法是,从CDPRO2上面的时钟或者外接铷钟,8.46经过DSP经过PLL锁相环升频为16.9344,而这个PLL的16.9344一路经过74AHCU04缓冲再到DIT4192和输入的I2S信号,转成同轴信号,另一路输入74VHC74和从DIT4192输出的同轴信号经过混合判断,来修正时基误差。
第一种方法,我认为是真正的RECLOCK,我就不多说了.
但第二种方法,我不认为是真正的RECLOCK,因为第一种方法有一个未经过加工的原始晶振频率做为基准,经由74VHC74修正时基,到达时钟同步的效果。而第二种方法,您看74VHC74输入的时钟频率是从DSP里面PLL升频的,这种 PLL升频,本身就有时间延迟。您再把它输入到74VHC74去修正,能达到真正的同步吗?RECLOCK你起码需要一组未经过加工的频率做为基准,这样修正出来的才是达到时钟同步的效果。
我现在虽然是用您的第二种 方法,但我把74VHC74这个IC去掉了。因为它本身没有达到RECLOCK效果,增加它却增大了时基抖动。

發表人:  csw [ 週四 9月 01, 2011 11:28 pm ]
文章主題 :  Re: 銣原子鐘和CDPRO2的第四次接觸(安全措施)

gu1978 寫:
csw 寫:
gu1978 寫:

dsp时钟输入与输出存在时基延时。再与同轴信号同步,抖动就大很多了,应该去掉您的数字输出板上的那个74VHC74这个IC。效果会更好一些。


不太懂您的意思耶...會不會連接方式有誤會??因為我的銣時鐘信號是送給CDPRO2喔 至於數位輸出板是吃I2S訊號!!


那我说明白一些吧。
有两种 reclock
第一种 是从您的数字输出板上,装有16.9344的晶振,然后输出16.9344MHZ的频率,这个频率分两路,一路分频成8.46给CDPRO2伺服板上的DSP,DSP再做PLL锁相环,升频到16.9344输出(当然这种方式,您不再需要这个升了频的16.9344),而是直接从您的数字输出板上的晶振输出的16.9344MHZ。这样从CDPRO2伺服板输出I2S信号和16.9344主时钟到DIT4192,由DIT4192输出同轴信号,再有同轴信号与数字输出板上输出16.9344时钟信号一起扔到一个寄存器(74VHC74)上让他混合判断。来修正时基误差。然后输出到74AHCU04D缓冲,最后同轴信号。这种才是真正的RECLOCK。
第二种 方法是,从CDPRO2上面的时钟或者外接铷钟,8.46经过DSP经过PLL锁相环升频为16.9344,而这个PLL的16.9344一路经过74AHCU04缓冲再到DIT4192和输入的I2S信号,转成同轴信号,另一路输入74VHC74和从DIT4192输出的同轴信号经过混合判断,来修正时基误差。
第一种方法,我认为是真正的RECLOCK,我就不多说了.
但第二种方法,我不认为是真正的RECLOCK,因为第一种方法有一个未经过加工的原始晶振频率做为基准,经由74VHC74修正时基,到达时钟同步的效果。而第二种方法,您看74VHC74输入的时钟频率是从DSP里面PLL升频的,这种 PLL升频,本身就有时间延迟。您再把它输入到74VHC74去修正,能达到真正的同步吗?RECLOCK你起码需要一组未经过加工的频率做为基准,这样修正出来的才是达到时钟同步的效果。
我现在虽然是用您的第二种 方法,但我把74VHC74这个IC去掉了。因为它本身没有达到RECLOCK效果,增加它却增大了时基抖动。


您好

您的意思我終於懂了,原來您是指這點

其實這個問題應該反問使用者究竟想要做到什麼樣程度的時鐘同步?或是說,可以做到什麼地步?

一個系統裡有兩顆晶震時,毫無疑問的,要達到同步絕對有大問題

但今天我們做的是將整個系統的時鐘,變成由銣鐘來做基準開始操作,至於後面的delay,您要說經過gate會有delay就不算同步了,這當然也沒錯

這就像電腦主機板PCB上的線路layout,彎彎曲曲故意繞遠路想辦法讓每條訊號都跑一樣的路徑,讓他有一樣的負載,製造最理想的情況

但DIY有可能辦到這點嗎?大家使用的線長度不一樣,材質不一樣,線材披附不一樣,電容效應不一樣,R和C通通都不同,這樣delay不也是造成不同步????不理想因子有太多無法統一

所以您提到的問題,如果要持續上綱,討論gate delay或是PLL的話,將會沒完沒了,



不如換個方向從效果來討論

您也是用我的改裝方法,您覺得這樣改裝有沒有正面效果?這段時間還有位馬來西亞的網友也換銣鐘了,還有台灣我也幫兩位網友改裝好了,也都是正面的反應

這東西改起來有危險性,沒改好模組就完蛋了,所以我一直不鼓勵網友改裝

但如果網友您是不怕死的,還想讓CDPRO2更好的,或是您身邊有朋友已經改好在聽的,不妨借來比較看看,就知道一個時鐘,效果真的很明顯又進步了

發表人:  phuang3 [ 週二 2月 18, 2014 3:34 pm ]
文章主題 :  Re: 銣原子鐘和CDPRO2的第四次接觸(安全措施)

小弟覺得銣原子鐘搭配78XX或是LT108x有點浪費,這些早期三端穩壓雜訊都太大了。據我了解銣鐘的輸出是VCXO,本身對於電源的敏感性很高,如果電源可以改善應該會更好。

1 頁 (共 1 頁) 所有顯示的時間為 UTC + 8 小時
Powered by phpBB © 2000, 2002, 2005, 2007 phpBB Group
http://www.phpbb.com/